【威傳媒記者蘇松濤報導】

  全球電子設計創新領導廠商益華電腦(Cadence Design Systems, Inc.)宣布推出新的 Cadence Voltus InsightAI,這是業界首款生成AI技術,可在設計過程早期自動識別 EM-IR 壓降違規的根本原因,因而可以最有效率的選擇並加以實現與修正來改善功率、效能和面積(PPA)。使用 Voltus InsightAI,客戶可以在簽核之前修復高達95% 的違規問題,從而使 EM-IR收斂效率提高了 2 倍。

  電源完整性是先進製程的主要設計挑戰,工程人員在簽核時經常面臨大量 EM-IR 違規,因此必須在設計階段早期解決這個挑戰。設計同步 EM-IR 分析的主要瓶頸之一是,電力網絡的尺寸和耦合效應,因此需耗費大量的運算資源。全新的AI驅動的 Voltus InsightAI 利用創新突破性的機器學習方法進行可快速完成增量IR分析,有助於克服這種瓶頸。使用 Voltus InsightAI,客戶可以使用設計同步分析來增強晶片上和晶片電源完整性。該技術可提高工程效率,以及早發現問題,並提供關鍵性生產力提升的功能:

-快速 IR 推論引擎:該解決方案使用專有的神經網絡來構建電網模型,並可以快速地執行增量IR分析,提供設計變更影響的即時反饋。

-壓降診斷:Voltus InsightAI 使用深度學習來發現 IR 壓降問題的根本原因,並可以快速識別攻擊者,受害者和阻力瓶頸。它使用電氣、空間和時間因素,來預測設計過程中的壓降問題。

-多方法修復:使用決策樹方法,根據時序和設計規則檢查 (DRC) 來修復壓降問題,使用多種方法,例如重新布局、網格強化,佈線和工程變更命令 (ECO)。Voltus InsightAI 根據問題的根本原因選擇精確的修復方法,從而提高利用率和改善 PPA。

-完全整合的解決方案:Voltus InsightAI 與 Cadence 的解決方案完全整合,包括 Cadence Innovus ™ 設計實現系統、Cadence Tempus ™ 時序解決方案、Cadence Voltus IC電源完整性解決方案,以及Cadence Pegasus ™ 驗證系統,從設計實現到簽核,可以兼顧時序、DRC的相互影響,供給完整的IR設計收斂所需。

  Cadence 多物理系統分析事業群企業研發副總裁顧鑫(Ben Gu) 表示,「隨著我們轉向更先進的製程,EM-IR 迅速成為最迫切的挑戰之一,需要新穎和創新的方法來滿足客戶需求。Cadence 透過 Voltus InsightAI 技術的先進應用於 EM-IR,不僅專注於簽核,還專注於早期檢測和預防 EM-IR 違規。有了這項功能,工程師不需要過度設計電網,從而實現更好的 PPA。客戶看到令人印象深刻的成果,因為他們可以利用這項突破性技術在簽核前修復高達 95% 的違規,並在 EM-IR 收斂效率提升超過2倍。」

此款生成式AI驅動的 Voltus InsightAI 支援 Cadence 的智慧系統設計 ™ 策略,實現卓越的 SoC 設計。欲瞭解更多訊息,可參考 www.cadence.com/go/VoltusInsightAI

客戶證言:
「作為基礎技術的供應商,我們致力於降低先進製程電源完整性的複雜性,這對於確保我們能夠繼續滿足未來運算時代的效能需求至關重要。我們對於在 3nm Arm Cortex-X4 核心模塊上對 Cadence Voltus InsightAI 技術評估的初步結果感到期待,我們也將與Cadence 繼續在這項技術上進行的合作,從設計實現到簽核,以協助縮小先進製程與電源完整性之間的差距。」
-Arm解決方案工程部門設計實現副總裁Berkan Baran
「我們已經評估了全新的Cadence Voltus InsightAI,並發現其在修復壓降違規的技術有其潛力。該工具能夠以非常有效的方式自動修復大量違規。我們正在與 Cadence 合作,將這項技術佈署到未來的專案中。」
-思科 (Acacia) ASIC開發資深處長Jon Stahl

聯發科是全球領先的半導體公司之一,我們必須突破晶片設計的極限,因此需要使用先進的軟體解決方案來幫助我們實現緊迫的上市時間目標。使用全新推出的 Cadence Voltus InsightAI 技術,我們在模塊層級階段對設計優化時,同時使用了向量(vector)和無向量(vectorless)的分析流程,減少了65-70%的壓降違規。」
-聯發科計算與人工智能技術群本部副總經理毛政智

圖片提供:Cadence 益華電腦

(資料來源:威傳媒新聞-WinNews)